معرفی Verilog HDL و نرم افزار ModelSim

زبان Verilog HDL یا به اختصار ( VHDL ) یکی از زبان های توصیف سخت افزاری است. خود کلمه ی HDL سرنام کلمه ی Hardware Description Language به معنی زبان توصیف سخت افزار است. VHDL نخستین بار توسط وزارت دفاع آمریکا به منظور طراحی و توصیف مدارهای مجتمع سرعت بالا طراحی شد و مورد استفاده قرار گرفت. سپس در سال 1987 توسط انجمن IEEE (انجمن مهندسان برق و الکترونیک) در قالب استاندارد IEEE 1076-1987 ارائه گردید. پس از گذشت چند سال و انجام پاره ای از تصحیحات، استاندارد دوم این زبان تحت عنوان IEEE 1076-1993 در اختیار عموم قرار گرفت.
در ادامه با سامینتک همراه باشید.

(بیشتر…)